2019-10-28
14:00:32
来源: 半导体行业观察
14:00:32
来源: 半导体行业观察
点击
来源：本文由公众号半导体行业观察（ID：icbank）翻译自「
wikichip
」，作者：
Dav
id Schor
，谢谢。
三星在7nm的缓慢进步与EUV的准备状态紧密相关。在过去的一年里，我们看到产量慢慢地提高到可以接受的水平。当前部署的NXE：3400B系统的工作功率为250 W或更高。这一点，以及诸如正常运行时间等其他几项改进，意味着EUV现在已经为大批量生产做好了准备。
随着三星终于通过Exynos 9825将其7nm工艺推向市场，现在该关注下一代工艺节点了。
路线图
该路线图与我们去年报告的路线图非常相似，但是有许多有趣的变化。从总体上讲，三星将坚持他们几年前概述的战略——生产4个主要节点，并通过各种PPA增强功能衍生出规模较小且增量较大的后续节点。为此，三星目前正处于7LPP阶段。路线图中的第一个修改是插入一个新的6nm节点。三星今年早些时候在台积电宣布其6nm节点的同一周插入了6nm节点。三星6LPP只是引入了SDB，从而使密度提高了1.18倍。另一个变化是删除了4LPP节点，只在路线图上保留了4LPE，稍后我们将对此进行更详细的讨论。最后，三星将3GAAE和3GAAP更名为3GAE和3GAP。
三星的路线图是过去三家领先公司中风险最低的路线图。每个进化节点都是高度渐进的，通常只引入一个变化。这使得他们可以通过剥离一些先前引入的可扩展的助推器，并在后续节点上添加它们来降低新节点的风险。这样做的缺点是三星的主要节点相当分散，在PPA方面，它们落后于台积电。
5LPE
从总体上看，5LPE节点实际上是三星7nm工艺的延伸，并计划在借鉴7LPP的基础上，作为第二代EUV工艺。为此，5LPE使用相同的7LPP晶体管、SRAM并提供GR兼容性。
然而，5LPE确实引入了一些新的增强功能。最大的改进是新的6T UHD库，它带有SDB、36nm M2，以及有源区图案（RXN / RXP）边缘上的CB。对于超低功耗/常开晶体管，三星还增加了单鳍片器件。
PPA
5LPE与7LPP相比具有许多优势，具体取决于所选择的迁移路径。通过改进晶体管，三星声称在使用5LPE 7.5T库时，其7LPP工艺的性能提高了11%。或者说，迁移到6T库将使密度提高0.7倍。
|
5LPE |
||
|---|---|---|
|
|
7.5T (HD) |
6T (UHD) |
|
FP |
27 nm |
|
|
CPP |
60 nm |
54 nm |
|
M1 |
40 nm (Bi) |
40 nm (Uni) |
|
M2 |
60 nm |
36 nm |
这两个库之间的差异很小，并且具有与7LPP相同的晶体管——相同的FP，相同的PP，但外形略有改善。HD库为3p + 3n，具有60nm的多晶间距（poly pitch）和MDB。UHD是具有SDB的2p + 2n，并使用了54nm的更紧凑的多晶间距（poly pitch）。
了解三星标准单元库演进的更好方法是通过性能/有源扩散线（active diffusion line）/单元比较。目前的趋势是在7 HP上使用10条扩散线，在7 HD或5 HD上使用9条扩散线，在5 UHD上使用8条扩散线。与三星的10nm相比，它的7LPP每个鳍片有更高的驱动电流，因此，从每个单元相同数量的扩散线开始即可提供更高的性能。随着收缩，每个单元的PPA会更好。8nm和7nm的高密度电池都去掉了一个鳍片，在与之前的节点性能类似的情况下，提供了更好的面积。新的5nm UHD单元通过去除另一个鳍片进一步延续了这一趋势，当与略微增强的晶体管结合使用时，可提供略微更好的功率区域改善（但不是性能），至少在理论上和总体上是如此。
新的超高密度（UHD）6T库取代了以前的具有9条扩散线的7LPP HD库。新的UHD库删除了另一条扩散线，从而产生了216nm的单元高度。这里的新功能是在有源RXN / RXP边缘上引入CB。
三星还增加了单鳍低泄漏器件，据报道，这种器件可降低多达20％的功耗。
根据我们的估计，三星5nm节点UHD单元的密度已达到接近130 MTr /mm²，这是三星第一个密度超过英特尔10nm和台积电7nm的节点。值得补充的是，明年年初，台积电将升级其N5节点，该节点的密度比三星提供的任何产品都要高。鉴于这一时机，我们还预计台积电将在三星5LPE之前推出N5。
三星节点密度（WikiChip分析）
4LPE
三星的最后一个FinFET节点将是4LPE节点。4LPE与5LPE相似，但是将M1的间距从40nm缩小到28nm，M3的间距从36nm缩小到32nm。我们还听说三星计划将鳍片间距减小到25nm，但我们无法正式确认。根据我们目前掌握的为数不多的数字，我们估计4LPE具有137mtr/mm²的单元级晶体管密度。预计到2021年左右，与台积电 N5和英特尔7nm节点相比，这将是密度最低的工艺。
*点击文末阅读原文，可阅读
英文原文。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2111期内容，欢迎关注。
推荐阅读
★
江苏芯片发展历程
★
珠海芯片公司江湖
半导体行业观察
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
AI｜
射频
｜中国芯
｜谷歌量子｜CMOS
｜华为
｜
集成电路
｜
德州仪器
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
点击这里，可阅读
英文原文！